Tiến trình 2 và 1.6nm của TSMC, thương mại hóa năm 2026

Cụ thể hơn, N3X và N2 sẽ bắt đầu sản xuất thương mại hóa kể từ nửa sau năm 2025 tới. Như đã đề cập, N3X là tiến trình hoàn thiện phục vụ gia công những chip xử lý máy chủ, điện áp đầu vào tối đa 1.2V. Theo nghiên cứu của AnandTech, những chip xử lý sản xuất trên tiến trình N3X có thể giảm tiêu thụ điện năng khoảng 7% khi giảm điện áp Vđ từ 1.0 xuống 0.9 volt, tăng hiệu năng khoảng 5%, mật độ transistor tăng khoảng 10%.

Còn trong khi đó, N2 sẽ là lần đầu tiên TSMC ứng dụng kiến trúc transistor Gate-all-around nanosheet (GAA), giống như kiến trúc transistor mà Samsung Foundry đang ứng dụng với tiến trình 3nm của họ hiện tại. Khả năng xếp chồng những tấm nanosheet transistor siêu mỏng có thể tạo ra lợi thế về tiêu thụ điện năng và hiệu năng xử lý cho những chip trang bị trong máy tính hiệu năng cao. Công nghệ gia công đặt dàn cấp điện xuống mặt dưới chip xử lý cũng sẽ giúp hiệu năng được cải thiện đáng kể.

Bên cạnh công nghệ Backside Power Rail, sẽ có một công nghệ mới tên là NanoFlex, công nghệ thiết kế với những cell transistor kích thước khác nhau, cung cấp cho các nhà thiết kế chip xử lý những lựa chọn trong quá trình phác thảo những kiến trúc chip mới. Chẳng hạn như những cell nhỏ mô tả những khu vực nhỏ, tiêu thụ điện năng tiết kiệm hơn. Những cell lớn sẽ tối ưu hiệu năng xử lý logic. Khách hàng chọn TSMC gia công sản phẩm của họ sẽ được tùy chọn kết hợp cả những cell nhỏ và cell lớn trong cùng một cụm transistor trên chip xử lý.

Đến năm 2026, N2P, phiên bản hoàn thiện của tiến trình 2nm, và tiến trình mới toanh mang tên A16, tức là 1.6nm TSMC sẽ được giới thiệu.

N2P, nếu so với N2, sẽ có cải thiện hiệu năng từ 5 đến 10% ở cùng điện năng tiêu thụ, hoặc 5 đến 10% giảm thiểu điện năng tiêu thụ nếu ở cùng mức hiệu năng xử lý. Tuy nhiên, N2P sẽ không ứng dụng kỹ thuật đang được nói nhiều trong cộng đồng bán dẫn thời gian qua, là Backside Power Delivery, thay vào đó vẫn sẽ ứng dụng thiết kế đường dẫn điện vào transistor ở tầng trên cùng của die chip bán dẫn.

Còn trong khi đó, tiến trình 1.6nm, A16 TSMC thì đã được họ công bố vào tháng 4 vửa rồi. A16 sẽ kết hợp cả kiến trúc Super Power Rail với kiến trúc transistor nanosheet GAA, vừa cải thiện mật độ transistor xử lý logic, vừa cải thiện hiệu năng, bằng cách đưa mạng lưới truyền dẫn dữ liệu vào transistor lên mặt trên die bán dẫn. Theo TSMC, A16 sẽ là lựa chọn lý tưởng để gia công những chip xử lý phục vụ máy tính hiệu năng cao, từ máy chủ đến chip xử lý data center, đòi hỏi mạng lưới tín hiệu và cấp điện phức tạp.